我要報名
2025 FinFET Academic Seminar: Designing with FinFET Technologies
活動時間
2025/07/31 ~ 2025/08/01
報名時間
2025/06/16 15:56 ~ 2025/07/24 12:00
活動地點
• 7/31上午場：國立陽明交通大學（光復校區）交映樓 國際會議廳（同步於台大校總區博理館113室及成大自強校區啟端館1F階梯教室直播） • 7/31下午場：國立陽明交通大學（光復校區）工程四館219、220教室 • 8/1：國立陽明交通大學（光復校區） 工程四館220教室
活動介紹
*公告*
由於報名踴躍，已逾 8月1日場次 的座位限制，
為維護課程品質，會將7月4日後報名此場次的報名者列入候補名單。
若有名額釋出，我們將依報名順序主動通知您。感謝您的理解與支持。

隨著半導體製程邁入3奈米以下時代，FinFET技術已成為先進晶片設計的核心架構之一。為協助學界掌握最新設計趨勢與實務技能，2025 Synopsys Academic Seminar 將以「Designing with FinFET Technologies」為主題，聚焦於AI與EDA工具如何協助設計者在FinFET架構下實現更高效能與更低功耗的晶片設計。

本次活動為期兩天，內容涵蓋技術趨勢解析、產學經驗交流與實作導向的工作坊，特別強調如何運用Synopsys的先進設計平台來因應FinFET設計的挑戰。


  • 7月31日（四）上午場：專題演講將介紹FinFET技術的發展趨勢與應用現況，並探討其在現代晶片設計中的優勢與挑戰。由聯發科技與新思科技高階主管分享FinFET技術趨勢與產業洞察，並邀請三位學者專家探討AI、EDA與晶片設計教育的融合與未來。

  • 7月31日（四）下午場：技術工作坊分為數位與類比設計兩大主題，講師將實作導引學員使用新思科技的EDA工具（如Fusion Compiler﹑Custom Compiler﹑DSO.ai﹑Copilot等），並分享在FinFET設計流程中的實務經驗與優化策略。

  • 8月1日（五）：聚焦於FinFET類比佈局設計，透過業界專家的經驗分享與工具操作教學，協助學員深入理解從環境建置到佈局優化的完整流程，並掌握實務設計技巧。


活動詳情如下：
  • 主辦單位：新思科技（Synopsys）
  • 協辦單位：教育部先進製程IC設計人才培育計畫、國家實驗研究院台灣半導體研究中心、國立臺灣大學、國立陽明交通大學、國立成功大學

時間：
  • 2025年7月31日（四），9:30 ~ 16:00
  • 2025年8月1日（五），9:30 ~ 15:30

地點：
  • 7/31上午場：國立陽明交通大學（光復校區）交映樓 國際會議廳（同步於台大校總區博理館113室及成大自強校區啟端館1F階梯教室直播）
  • 7/31下午場：國立陽明交通大學（光復校區）工程四館219﹑220教室
  • 8/1：國立陽明交通大學（光復校區） 工程四館220教室

適合對象：
  • 優先開放國內大專校院電機、電子、資工及相關科系在學生報名參加（含應屆畢業生）。
  • 如仍有名額，開放有興趣之在職人士及其他科系學生報名。

報名方式：請至右上方點選「我要報名」填寫報名資訊。
*注意: 註冊帳號時，驗證碼可能會被誤判為垃圾郵件，請留意您的垃圾郵件匣。

活動費用：活動全程免費

抽奬活動：凡完整參加任一天的現場活動並填寫活動回饋問卷的學生，即可參加現場抽獎活動。有機會獲得 AirPods、小米吸塵器等新思精美好禮！此抽獎活動僅限現場參與者，不包含直播場次參與者。

報名期限：即日起至7月24日 中午12:00止（活動行前通知將統一於7月28日以email通知）。如果活動報名接近名額上限，將提前截止報名，後續報名者將列入候補名單。我們將依報名順序於名額釋出時主動通知。

注意事項：
  • 請參加者自備水杯、筆電（非必須），如有大量上網需求，需自行使用手機網路熱點。
  • 主辦單位保留變更本研討會內容、講題、時間安排等權利，資訊如有異動，以網站更新公告為準（報名網站）。
  • 主辦單位保留報名篩選機制權利，請以收到系統報名成功email為準，敬請留意信箱信件。
  • 主辦單位將於會議中拍照及錄音、錄影，報名研討會視同授權並同意主辦單位得刊登、發表、公開傳輸、上映及重製上述之內容，並得視需要，在不變更出席者原意下，予以編輯、刪節或其他必要之修改。

活動聯絡方式： sara-tw@synopsys.com


活動議程：
2025年7月31日（四）- 上午
時間活動內容主講者
9:00 - 9:30報到新思科技
9:30 - 9:45開場 / 致詞新思科技
教育部先進製程IC設計人才培育計畫
台灣半導體研究中心
9:45 - 10:15專題演講 (1) : Design solutions in advanced process聯發科技 吳慶杉 副總經理
10:15 - 10:45專題演講 (2) : Next-Gen EDA: Leveraging AI for FinFET Chip Design and Verification 新思科技 Nasser Lin 研發執行總監
10:45 - 11:00休息時間
11:00 - 12:00FinFET 教育論壇 (3) : 
AI、EDA與未來晶片設計 		SiCADA IC學院總經理 伍自勇 博士
國立臺灣科技大學 陳伯奇 教授
國立臺灣大學 賴瑾 教授
12:00 - 13:30午餐時間
2025年7月31日（四）- 下午
13:30 - 16:00*技術工作坊 (1) : 
Physical Implementation Challenges and Solutions for FinFET Technology Nodes		新思科技 資深主任應用工程師
Thomas Chung
SiCADA IC學院 協理 Charles Hsiao
技術工作坊 (2) : 
Breaking Barriers: 
Overcoming Analog Design Challenges in the FinFET Era		新思科技 資深主任應用工程師
Kenny Chen
16:00 - 16:20問卷回收 & 抽獎活動新思科技
*7/31 下午場 兩場工作坊同時間併行，請擇一參加

2025年8月1日（五）

9:00 - 9:30報到新思科技
9:30 - 10:30Custom Compiler 與 ADFP
環境建置實務		臺灣半導體研究中心 副研究員 鄭舜文
10:30 - 10:45休息時間
10:45 - 11:45FinFET 佈局設計實戰分享：
來自業界的一線經驗		金芯科技有限公司 林建家 總經理
11:45 - 12:00Q&A新思科技
12:00 - 13:00午餐時間
13:00 - 15:30運用 Custom Compiler 功能
提升 FinFET 佈局效率		新思科技 首席應用工程師 Mingi Lai
新思科技 資深主任應用工程師
Kenny Chen


專題演講 講者介紹

吳慶杉 (Ching-Shan, Wu) 副總經理

現任：聯發科技 副總經理

Ching-Shan Wu serves as the Corporate Vice President of MediaTek, and leading MediaTek’s Analog Design & Circuit Technology, Platform Technology Development and Manufacturing Operations units.

Throughout his career at MediaTek for 26 years , Ching Shan Wu has led various important departments at MediaTek, including ADCT (Analog Design & Circuit Technology ), RF (Radio Frequency), and CAI (Computing and Artificial Intelligence) in Austin & India and also led MFO (Manufacturing Operations) now.

With his extensive experience in different fields, Ching Shan Wu plays an influential role on the world’s first ultra-High density Standard Cell for28nm technology node and made significant changes in real performance verification on smartphone platforms.

He also established close collaborations with TSMC (Taiwan Semiconductor Manufacturing Company) and various EDA vendors. These partnerships have been instrumental in driving technological advancements, optimizing semiconductor manufacturing technology,
process expertise, and supply chain capabilities. This collaboration has enabled MediaTek to develop cutting-edge semiconductor products with improved performance, power efficiency, and cost-effectiveness.

Ching Shan Wu’s leadership and decision-making abilities have played a crucial role in the company's growth and international development.

Nasser Lin 研發執行總監

現任：新思科技 研發執行總監

Nasser Lin is the Executive Director of R&D at Synopsys, specializing in verification solutions and production technologies.

He has over 20 years of experience in the EDA industry, where he has contributed to the development of cutting-edge tools that enable designers to achieve faster and more efficient verification.


2025 FinFET Academic Seminar: Designing with FinFET Technologies
活動時間
2025/07/31 ~ 2025/08/01
報名時間
2025/06/16 15:56 ~ 2025/07/24 12:00
活動地點
• 7/31上午場：國立陽明交通大學（光復校區）交映樓 國際會議廳（同步於台大校總區博理館113室及成大自強校區啟端館1F階梯教室直播） • 7/31下午場：國立陽明交通大學（光復校區）工程四館219、220教室 • 8/1：國立陽明交通大學（光復校區） 工程四館220教室
我要報名